Out-of-Order-RISC-V-Prozessor
Superskalarer Kern im R10K-Stil aus EECS 470, unter den besten zwei des Kurses
EECS 470, University of Michigan · 2025/02 – 2025/05
- Die RTL eines Out-of-Order-RV32IM-Prozessors auf Basis der MIPS-R10K-Mikroarchitektur entworfen.
- N-fach superskalare Ausführung, frühe Sprungauflösung, frühes Tag-Broadcasting, Prefetching, nicht-blockierende assoziative Caches, eine Load/Store-Queue mit Forwarding sowie einen zyklengenauen Simulator implementiert.
- TAGE-, Perzeptron- und CNN-basierte Sprungvorhersage mit Branch Target Buffer und Return Address Stack integriert.
- Durchschnittlicher CPI von 1,68 bei 10 ns Taktperiode; das finale Design gehörte zu den besten zwei des Kurses.